DOUBLE INTEGRATION TYPE ANALOGGDIGITAL CONVERTER

Publication number: JP55039455 (A)

Publication date: 1980-03-19
Inventor(s): NAKAMOTO AKIRA

Applicant(s): KUBOTA LTD
Classification:


- International: H03M1/10; H03M1/52; H03M1/10; H03M1/50; (IPC1-7): H03K13/02; H03K13/20 - European:

Application number: JP19780113141 19780913 Priority number(s): JP19780113141 19780913

Abstract of JP 55039455 (A)

PURPOSE:To use only one-series counter as well as to realize the scaling switching by forming a series part through the serial connection of the decimal counter group, the settling part, the gate part and the decimal counter each.

CONSTITUTION: Clock signal CK1 is prepared along with clock signal CK2 containing the integerfold pulses within its one cycle. And counter parts 7-10, 12, 13 and 16, which can count signals CK1 and CK2, are provided. Thus integration value of the input unknown voltage 5 is memorized 31-34 when signal CK1 is counted up to the prescribed amount. and at the same time the count value of part 7 is reset. Then the memory integral value is integrated toward zero by reference voltage 6, and also signal CK2 is counted at the counter part. And the count value of the counter parts is memorized in memory circults 31-34 when the memory integral value reaches zero.: The counter part is reset when the full count value is counted in proportion to the pulse number of CK1. As a result, only one series of counters suffices to realize the scaling switch.



Data supplied from the esp@cenet database - Worldwide

(9) 日本国特許庁 (JP)

10 特許出願公開

⑩公開特許公報(A)

昭55—39455

 識別記号

庁内整理番号 7125—5 J 7125—5 J (3)公開 昭和55年(1980)3月19日

発明の数 1 審査請求 未請求

(全 6 頁)

〇二重積分型アナログ・デジタル変換器

②特 願 昭53-113141 ②出 願 昭53(1978)9月13日

⑩発 明 者 中本昭

八尾市神武町2番35号久保田鉄

工株式会社久宝寺工場内

⑪出 願 人 久保田鉄工株式会社

大阪市浪速区船出町2丁目22番

地

個代 理 人 弁理士 森本義弘

明 細 1. 発用の名称

二重積分型アナログ・デジタル変換器 2. 特許請求の鉱品

1. 第1のクロック信号と数第1のクロック信号の一周期内に該第1のクロック信号の整数倍

のパルスをもった第2のクロック信号とを有し、 第1のクロック信号かよび第2のクロック信号 を計数可能なカウンタ部を設け、該カウンタ部

を計数可能なカウンタ部を設け、該カウンタ部 により第1のクロック信号を所定数定数計数し

た時に入力未知電圧の積分値を配修すると共に 前記カウンタ器の計数値をリセットし、次に前

記記憶積分値を基準電圧でゼロに向って積分すると共に、前記カウンタ部により第2のクロッ

ク信号を計数し、前記記憶積分値がゼロに達し た跡に前記カウンタ部の計数値を記憶回路で記

ほし、第1のクロック信号のペルス数に比例し、

定時間内にある第2のクロック信号数を計数した時に前記カウンタ部をリセットするように構

成したことを特徴とする二重積分型アナログ・ (i)

デジタル変換器。

3. 発明の詳細な説明

本発明はアナログ量の入力未知電圧をそれに比例したデジタル量に変換するアナログ・デジタル 変換器の1つである二重積分型アナログ・デジタル

変換器の1つである二重積分型です ル変換器に関する。

使来の二重積分型アナログ・デジタル変換器は 第1回に示すようにクロック信号(CL)を計数して オートゼロ期間(t)、入力未知電圧積分期間(t) および本準管圧換分期間(t)を値空するコントロ

ール用カウンタ(I)と、基準電圧積分の開始から積 分類(I)の出力がゼロに減するまでの期間の前配ク

ロッタ信号(CE)を計数する表示用カウンタ(4)との 2系列のカウンタを有し、アナログ・デジタル変

換[以下A-D変換と称す]を行わないオートゼロ期間(t) において、コントロール用カウンタ()

はスイッチ(SR)(SR) をオン状態にして積分器(2) を構成する複集機構器(OR) かよびコンパレーチ

(8) を構成する演算増幅器 (OP₂) で開ループを作り、 それぞれのオフセットをコンデンサ(C₂) K充電し、

(2)

特開於55 - 39455(2)

入力未知電圧着分期間(b) と基準電圧着分期間。 (ち) においては前記スイッチ(BW.)(BM.) をオフ状 難とすると共にスイッチ(8%)(8%) によって積分 器(2)の入力を入力未知電圧印加端子(5)と入力未知 電圧(Vin)と遊極性の一定電圧(-Vref)を出力する 基準電圧発生部(6)とに順次接続し、前記コンデン サ(C1) に書えられたオフセットを差引いてA-D 変換を行い、前配期間(ち) 完了後は再びオートゼ ロ期間(ち) に移るようにコントロールカウンタ(1) が新御する。更に表示用カウンタ(4)のスケーリン グを切換えるには、触カウンタ(4)へのクロック信 号数をまびく(例えば、5クロック入力されたと き1クロックが出力される)回路を増設し、例え ば其難フルカウント値 10000 のアナログ・デジタ ル変換器(以下A-DcoV.と称す)において上の まびき回路を殴けてフルカウント値 2000 (分解能 2000) に変更したり、また%のまびき網路を設け てフルカウント値 4000 (分解能 2000)に変更した りしていた。そのため多系列のカウンタ回路を必 要とし、構成が複雑なものであった。

±

(2)

10 進カウンタ(9)の出力増子(2)の信号と第1の数 定部(はの出力(1)の信号を択一的に出力する。よっ て 10 進カウンタ(7)~(4)と第1の設定器はとゲート ※16と4当カウンタはとは直列接続されて1系列 のカウンタ部を構成している。またけは単安定マ ルチパイプレータで、1系列のカウンタ部の最上 位桁の信号(MSB)としてのD型フリップフロップ 瞬のQ出力が"E" に反転したタイミングにトリガ され、カウンタ部前段としての 10 進カウンタ(1)~ Wiの内容を一旦クリアするように作用するクリア 借号(CL_i)を出力する。第4回は前配1系列のカ ウンタ部への入力信号発生部を示し、44時は第1、 第2の発振器で、それぞれ第5図(a)(D)に示すよう に約 12xxxx ~ 13xxx の練返し信号(な)と約 1 vxxの 継返し信号(5)を出力する。例はJ-Kマスタ・ スレーブフリップフロップ似とインパータ四とか ら構成されるフリップフロップで、第2の発振器 はの出力信号(ta) をクロック信号(CD)とし、第1 のクロック信号(CE)として信号(な)に開朝した 縁返し信号(は)を出力する。四は前記D型フリッ

以下太器限の一事施備を関而に基づいて説明す る。(7)~(0) はそれぞれ1-2-4-8、コードの出力 端子(A)(B)(C)(D) [第7 図] とクリア端子(CL)を有す る 10 進カウンタで最大計数値 "9999" のカウンタ 部前段を構成する。四は第1の設定部で、102の 位の 10 進カウンタ(8)の出力端子(10)の信号と 10 の 位の10進カウンタ鰤の出力雄子(A)(B)(C)(D)の信号と を入力し、該出力(f)にはスイッチ(8W₁₀)(8W₁₀)(6W₁₀) をそれぞれ択一的に選択することによって、カウ ンタ 部前段への入力信号数が 1000 パルス毎、2000 パルス毎、 5000 パルス毎に論理レベル "H" から "L" に反転する。時は2つのD型フリップフロッ プuisinが直列整線されて成るカウンタ部後段とし ての4当カウンタ、傾は飾りの設定部時と4当カ ウンタはの順に直列に介養されたゲート部で、D 型フリップフロップ(46kgのうち後段のD型フリッ プフロップ傾のな出力とな出力を制御信号として、

.

プフロップ46の出力信号(MSB)を創御信号として J-Kマスタ・スレープフリップフロップ20の出 力をオンーオフ制御するアンドゲート、悩は終2 の設定部で、クリア備子(CL)を有し、かつテンド ゲート四の出力債券をクロック債券(Cp)とするD 型フリップフロップ四と、鉄口型フリップフロッ プ防のQ出力を制御信号として前記練返し信号 (ち) の通過をオンーオフ制御するアンドゲート級 と、D型フリップフロップ個のQ出力が ゚エ゚ にた る度に内容がクリアされアンドゲート図を通過し た第2のクロック信号(CEA)としての議返し信号 (な)を計数する10進カウンタ切と、数10進カウ ンタ切とD選フリップフロップ間のクリア囃子 (CL)との間に介装され、スイッチ(BWgo)(BWgo)(BWgo) とを択一的に選択することによってアンドゲート 図を通過した繰返し信号(な)のパルス数が1パル ス、2パルス、5パルスのタイミングにそれぞれ D 凝フリップフロップ価をクリアし、アンドゲー ト脚を強制的にオツ状態とする一致検出部別と、 前記4進カウンタはの出力信号(MBB)を制御信号

(6)

特際部55-39455(3)

とし繰返し供号(な)の通過をオンーオフ制御する アンドゲート四とから構成され、オアゲート倒を 介してアンドゲート(2012年の出力が 10 進カウンタ(7) のスカに加まられる。無も図(の)のはそれぞれ様 返し借号(t,')と、スイッチ(8Wgo')(8Wgo')をそれぞれ 択一的に選択した場合のアンドゲート図出力の第 2のクロック信号(CKg)との関係を示す。また第 3 関においてSI ~34 は配債を命令されたタイミン グにそれぞれ 10 進カウンタ(7)~鯛の内容をラッチ するラッチ回路で、ラッチ回路側~54の内容はデ コーダドライバ粥~幽を介して表示器似~例によ ってデジタル表示される。網は制御部でカウンタ 部後段のD型フリップフロップ料調のそれぞれの 夏出力、 Q 出力とコンパレータ(OPg) のゼロクロ ス検出信号(EE)および前配繰返し信号(fi)を入力 し、横分器(2)の入力回路とオートゼロ回路のスイ ッチ(8W,)(8W,)(8W,)(8W,)の制御用信号かよびラッ チ回路(31)~(34)に配信を命令するラッチ信号(LIT)を 出力する。

次に第8回に基づいて動作を説明する。電源投

入後兵フリップフロップは一旦リセットされ、動 作開始のタイミング(Ti) にかいて一系列のカウン タ部の最上位桁信号(MSB) (第8図(c)] は L (MSB は "H") の状態にある。そのため入力信号発生部 241のアンドゲート285241のうちアンドゲート291がオ ン状態となり、オアゲート(30)を介してカウンタ部 前段の 10 進カウンタ(7) に第1のクロック信号(CEA) としての繰返し信号(5)を出力する〔第2図の区 間(t_i)~(t_i)]。との時制御部級は資算増報券 (OP,)(OP,) のオフセット等を検出するためスイッ チ(8Wi)(8Wi)をオン状態としてオートゼロ期間(ち) にしている。カウンタ部前段が第1のクロック信 母(CK)を1000パルス計数すると、100の位の10 進カウンタ脚の出力猶子(D)が "B" から "L" に反転 し、ゲート部時のアンドゲート(474)、ノアゲート (Wiを介してカウンタ部前段のD型フリップフロッ ブ14をセットする。とれによってD擬フリップフ ロップ64のQ出力は "E" に反転し、制御部総はオ ートゼロ期間(tq)の終了を検出して、スイッチ (8%)(8%) に代ってスイッチ(8%) をオン状態とし

て入力表分期間(ち) に等る。入力表分期間(ち) に等ると接分器(13 は入力未知電圧(FLID)の表分を開始 する。カウンタ部前数が第1 のクロック信号(EL) を更に 1000 パルス計数し、計数値が 2000 に進 すると 10 の位の 10 進カウンタ(前の出力期半のが 再び 12 から 12 に反転し、 4 進カウンタ(前にク ロッタパルスを入力する。そのため前数のD型デ リップフロップがの 5 出力が 12 に反転しかつ後 数のD型 フリップフロップ前の 6 出力が 12 に反 転むる。

制類解例はこれによって入力機分割間(5)の終 了(落準電圧機分別間(5)の開始]を検出し、ス イッチ(8%)に代ってスイッチ(8%)をオン状態と して入力未知電圧(7%)の機分値を配置した機分 12)の入力を蒸準電圧発生部(8)に接続し、ゼロド向 って機分を開始する。またこれと共に信号(4405) に代って信号(440)が 12 に反転するため、単安定 マルナパインレーメ的がメリリア信号(CL)を助力 し、10 連カウンダ(1)〜10回の内容を一旦クリアする。 ここで、解 1、第 2 の設定部時間にかいてそれぞ

れスイッチ(SWin)(SWin) が選択されていたと仮定す ると、入力信号発生部の10進カウンタ間の内容が "1" となったタイミングにナンドゲートks) の入力 何が全て "H" に反転し、スイッチ(8Win) を介して D型フリップフロップ04をリセットし、減2のカ ロック信号(CEA)として第1のクロック信号(CEA) の一周期内に繰返し信号(た)の1つのパルスだけ を第1のクロック信号(CK)に代ってカウンタ部 前段に出力する。カウンタ部前段が数第2のクロ ック信号(CK)を1000 パルス計数する度に、スイ ッチ(BWin) とアンドゲート(47b) およびノアゲート 網を介して、4進カウンタはKCクロック信号(Cp) を出力し、終2のクロック信号(CK)を 2000 パル ス計数したタイミングに、後段のD型フリップフ ロップ鯛のG出力が"ヨ"から"レ"に反転し、基準 電圧機分期間を終了する。なお、コンパレータ(3) がゼロクロスを検出するタイミング(ち) は煎りの クロック信号(CK)を 2000 パルス計数する(T₄)以 前のタイミングとなるように基準電圧の大きさ、 入力未知電圧の大きさ、入力未知電圧積分期間

(ち) が決められているため、制御部郷はコンパレ ータ(3)が積分器(2)出力のゼロクロスを検出すると その直径の第1のクロック信号(CE,)のタイミン グ(Ts) (第8図(f)] からムt だけ遅れてラッチ係 号(LT)を出力し、ラッチ回路如~例はそのタイミ ングのカウンタ部前段の内容を配憶し、表示器(41) ~Wがこれをデジタル表示する。よってスイッチ (SW.)(SW.) を選択した場合にはデジタル変換量と してのフルカウント値が "2000" となる。このフ ルカウント値 '2000' を基準フルカウント値とし て、基準フルカウント値の2倍のフルカウント値 が必要な場合にはスイッチ(BWie)(BWie)に代って (BWa)(BWa) を選択することによって、第1のクロ ック信号(CEL)の一周期当り第2のクロック信号 (CL) が第6図(D)のようにスイッチ(BWg) の場合に 比べて2倍となり、かつ基準電圧積分期間(ち)に おいて、カウンタ部後段にはカウンタ部前段が第 2のクロック信号(CKg) (第6図(D))を2000 パル ス計数する度にクロック信号が入力され、カウン タ部前段の計数値が "4000" に薄すると基準電圧 (11)

特品店55-39455(4) **微分期間を終了する。また、基準フルカウント値** の 5 倍のフルカウント値が必要を場合には、第 1、 第2数定部開始のスイッチ(BW₈₀)(BW₈₀)を選択する ととによって、基準電圧兼分期間(な)にかいて、 **建1のクロック信号(CK)の一風期当り5つのパ** ルスを有する第2のクロック信号(CK_)[第6図(C)] がカウンタ部前段に入力され、カウンタ部前段の 10 の位の 10 進カウンタ鯛の内容が 5 およびオ ーバフローしたことをそれぞれ出力増子(A)(B)(C)と 州力端子印とから輸出し、5000 パルス計数する 度にカウンタ部後段にクロックが入力され、計数 値が 10000 に譲すると基準電圧積分期間を終了 する。基準電圧積分開始から積分器出力がゼロク ロスするまでの時間(Ta) が同じであるにもかかわ らず、第1のクロック信号(CE₄)の一周期当りの 第2のクロック信号(CE₄)の数をフルスケール値 に比例して n (但し n は正の整数) 倍にし、かつ基 準電圧積分期間(5。)の終了を検出するカウンタ都 前屋の設定値を基準フルスケール値の立倍に変更 してカウンタ部後段をカウントアップすることに

よってフルスケール値を変更するように構成した ため、カウンタ部を一系列しか必要とせず、また カウンタ部の内容をラッチするタイミングは 積分 毎(8 出力がゼロタロスした直接の第1のクロック 個号(CK)のタイミングで行うため、フルスケー ル値を変更してもその分解能は変化するものでな い。

る第2のクロック個号数に比例したフルカウント値を計数した時に前配カウンタ部をリセットするように構成したため、基準電圧かよび基準電圧費分期間が同じであるにもかかわらず、容易にフルカウント値を変更することとができ、また2系列以上の多系列のカウンタを必要としたい極めて情楽な回路構成をとることができる。

42


4. 図面の簡単左説明

第1回は従来の二重積分型フナログ・デジタル 安換器の構成図、第2回は積分器出力放形図、第 3回第4回は木売明による二重積分型フナログ・ デジタル安換器の構成図、第5回~第8回は要部 放形図を示す。

リ〜桜…表示器、(CK₁) …第1のタロック信号、 CK₁) …第2のクロック信号、(LT) …ラッチ信号、 CL₁) …タリア信号、(MSB) …カウンタ部の景上位

28 "

代理人 裘 本 義 弘



第 9 图

